5 beste vacatures voor de functie van thuiswerk in heers (nieuwe medewerkers gezocht)

Senior Formal Verification Engineer
TechBiz Global GmbH —Luik (stad)
- Voltijds
- Thuiswerk
- Computerwetenschappen
- Doctoraat
- Master
Snel solliciteren
Elektricien - Groot Limburg
VMA —Alken
- Thuiswerk
- Secundair Onderwijs
Snel solliciteren
Elektricien HVAC
VMA —Alken
- Thuiswerk
- Secundair Onderwijs
- HVAC
Snel solliciteren
Werfleider Elektriciteit
VMA —Alken
- Thuiswerk
- Engels
- Secundair Onderwijs
Snel solliciteren
Elektricien Hoogspanning
VMA —Alken
- Thuiswerk
- Secundair Onderwijs
Snel solliciteren

Discover related jobs

Based on your search for thuiswerk jobs.

Productie Operatoren
Abriso Jiffy —Wellen
Je kunt goed je plan trekken, maar werkt ook gemakkelijk samen met collega’s (je bent een echte teamplayer). Je start met diverse taken om onze producten en het…
Front End Specialist Launch Team
Ball Corporation —Genk
Working as part of a team of Process experts, the role will have responsibility predominantly for New Build, New Line and Line Conversion start- up performance…
€ 62.300 - € 89.690 per jaar
Snel solliciteren

Ik wil de nieuwste vacature-alerts ontvangen voor de functie van thuiswerk in heers

Door in te loggen op je account, ga je akkoord met de Algemene voorwaarden van SimplyHired en stem je in met ons Cookie- en privacybeleid.

Zoek vacatures in meer locaties

thuiswerk jobs near heers

Vacatures voor een Elektricien in Westerlo

Vacatures voor een Elektricien in Genk

Vacatures voor een Elektricien in Tongres

Vacatures voor een Elektricien in Brugge

Vacatures voor een Elektricien in Antwerpen (provincie)

Vacatures voor een Industrieel Elektricien in Limburg (provincie)

Vacatures voor een Elektricien in Dendermonde

Vacatures voor een Elektricien in 9600 Ronse

Vacatures voor een Industrieel Elektricien in Antwerpen (provincie)

Vacatures voor een Elektricien in 8800 Roeselare

Vacatures voor een Elektricien in Mechelen

Vacatures voor een Verification Engineer in Bruxelles Capitale

Vacatures voor een Automation Engineer in Gent

Vacatures voor een Piping Engineer in Bruxelles

Vacatures voor een Sales Engineer in Wallonië

Vacatures voor een Elektricien Jobs in Ieper

Vacatures voor een Elektricien in Leuven

Vacatures voor een Elektricien in 8630 Veurne

Vacatures voor een Elektricien in Sint Joris Weert

Vacatures voor een Elektricien Zelfstandige in Limburg (provincie)

Senior Formal Verification Engineer

TechBiz Global GmbH
Luik (stad)

Snel solliciteren

Vacaturegegevens

Voltijds

Kwalificaties

Computerwetenschappen
Doctoraat
Master
Bash
Bachelor
Scripting
SystemVerilog
Python
Shell Scripting

Volledige vacaturetekst

At TechBiz Global, we are providing recruitment service to our TOP clients from our portfolio. We are currently seeking a Senior Formal Verification (FV) Engineer to join one of our clients' teams.

Reporting directly to the Vector Unit Verification Lead, this is a highly technical Individual Contributor (IC) role. In this position, you will be the dedicated formal expert for the VU team, responsible for designing scalable formal testbenches, writing mathematical properties, and ensuring the absolute algorithmic and architectural integrity of our vector pipeline. You will work side-by-side with VU microarchitects to hunt down deep corner-case bugs and achieve formal sign-off on high-complexity arithmetic and execution blocks.

Key Responsibilities

Block-Level Execution & Convergence Engineering (90%)

End-to-End Testbench Ownership: Design, deploy, and maintain robust formal verification environments for complex Vector Unit sub-blocks (e.g., Vector Execution Pipelines, Vector Register File/Rename interfaces, and Vector Floating-Point Units).
Datapath & Arithmetic Verification: Implement advanced word-level modeling, bit-blasting, and algebraic rewriting strategies to verify complex IEEE-754 floating-point and integer vector arithmetic units.
Proof Convergence Management: Independently diagnose and resolve proof-convergence failures, over-constraints, and state-space explosions using advanced reduction techniques (e.g., case-splitting, black-boxing, and abstraction modeling).
RISC-V Vector Compliance: Develop formal environments to mathematically prove that the VU pipeline strictly complies with the RISC-V Vector (V) Extension specification.
Simulation Partnership: Collaborate closely with VU simulation engineers to define a razor-sharp boundary between simulation and formal verification, ensuring maximum bug-hunting efficiency and zero coverage gaps.

Embedded Mentorship & Best Practices (10%)

Formal-Friendly Design: Partner with VU microarchitects during early-stage RTL development to drive formal-friendly coding styles and structural design patterns.
SVA Propagation: Review and refine SystemVerilog Assertions (SVA) written by design and simulation peers, establishing best practices for block-level assertions within the VU team.

Education: B.S./M.S. in Computer Engineering, Electrical Engineering, or Computer Science with practical industry execution; or a Ph.D. with a research focus on formal methods or computer arithmetic.
Experience: 5+ years of production-grade hardware verification experience (or Ph.D. + 1–3 years) with a strong, proven track record of applying formal verification to CPU, GPU, or DSP execution pipelines.
Collaboration Style: A self-driven engineer who enjoys deep mathematical puzzles, collaborates seamlessly within a localized block-level team, and can translate complex proof counter-examples into actionable bugs for designers.
Datapath Validation Focus: Strong specialization in arithmetic formal verification, algebraic rewriting, and word-level modeling. Familiarity with control-path formal techniques (liveness, safety properties) is highly welcome.
Vector Microarchitecture: Good working knowledge of high-width execution pipelines, vector execution units, or floating-point/integer arithmetic hardware. Experience with Out-of-Order execution mechanics is a plus.
Formal Tools: Proficient command of commercial EDA formal tools (e.g., Cadence JasperGold/DPV, Synopsys VC Formal, Siemens OneSpin) and their specialized mathematical/datapath apps.
Languages: Native fluency in SystemVerilog and SystemVerilog Assertions (SVA). Scripting proficiency (Python, Tcl, or Bash) for testbench automation.

Nice to Have

RISC-V Core Verification.
RISC-V Ecosystem: Familiarity with the RISC-V Architecture, specifically the Vector (V) and Floating-Point (F/D) extension ecosystems.
Emulation platforms (Veloce, ZeBu).
Core/Bus interface protocols (e.g., AXI/CHI).

Snel solliciteren

Verfijn je zoekopdracht

thuiswerk vacatures in heers

Senior Formal Verification Engineer

Elektricien - Groot Limburg

Elektricien HVAC

Werfleider Elektriciteit

Elektricien Hoogspanning

Discover related jobs

Ik wil de nieuwste vacature-alerts ontvangen voor de functie van thuiswerk in heers

Zoek vacatures in meer locaties

Tools voor werkzoekenden

Werkgeverstools

Bladeren

Blijf verbonden